Rangkaian Emitter Coupled Logic
1. Tujuan [ B A C K ]
2 Mengetahui cara membuat rangkaian emitter couple logic
a. Resistor
Gambar Resistor
b. Transistor
Gambar Transistor
c. Dioda
Dioda (Diode) adalah Komponen Elektronika Aktif yang terbuat dari bahan semikonduktor dan mempunyai fungsi untuk menghantarkan arus listrik ke satu arah tetapi menghambat arus listrik dari arah sebaliknya. Oleh karena itu, Dioda sering dipergunakan sebagai penyearah dalam Rangkaian Elektronika. Dioda pada umumnya mempunyai 2 Elektroda (terminal) yaitu Anoda (+) dan Katoda (-) dan memiliki prinsip kerja yang berdasarkan teknologi pertemuan p-n semikonduktor yaitu dapat mengalirkan arus dari sisi tipe-p (Anoda) menuju ke sisi tipe-n (Katoda) tetapi tidak dapat mengalirkan arus ke arah sebaliknya.
Gambar Dioda
Berdasarkan Fungsi Dioda, Dioda dapat dibagi menjadi beberapa Jenis, diantaranya adalah :
- Dioda Penyearah (Dioda Biasa atau Dioda Bridge) yang berfungsi sebagai penyearah arus AC ke arus DC.
- Dioda Zener yang berfungsi sebagai pengaman rangkaian dan juga sebagai penstabil tegangan.
- Dioda LED yang berfungsi sebagai lampu Indikator ataupun lampu penerangan
- Dioda Photo yang berfungsi sebagai sensor cahaya
- Dioda Schottky yang berfungsi sebagai Pengendali
Gambar dibawah ini menunjukan bahwa Dioda merupakan komponen Elektronika aktif yang terdiri dari 2 tipe bahan yaitu bahan tipe-p dan tipe-n :
Untuk dapat memperjelas prinsip kerja Dioda dalam menghantarkan dan menghambat aliran arus listrik, dibawah ini adalah rangkaian dasar contoh pemasangan dan penggunaan Dioda dalam sebuah rangkaian Elektronika.
3. Teori [ B A C K ]
Gambar IC ECL
Keluarga ECL adalah keluarga logika tercepat dalam kelompok keluarga logika bipolar. Karakteristiknya memberikan keluarga logika ini kecepatan tinggi atau penundaan propagasi yang singkat diuraikan sebagai berikut:
1.
- Ini adalah logika yang tidak saturasi. Artinya, transistor dalam logika ini selalu berada di daerah aktif dari karakteristik outputnya. Transistor tidak pernah didorong ke cut-off atau saturasi, yang berarti bahwa keadaan RENDAH dan TINGGI sesuai dengan keadaan konduksi yang berbeda-beda pada transistor bipolar.
- Logika ayun, yaitu, perbedaan level tegangan yang sesuai dengan logika RENDAH dan TINGGI tetap rendah (biasanya 0,85 V), dengan hasil bahwa kapasitansi output harus diisi dan dilepaskan oleh diferensial tegangan yang relatif jauh lebih kecil.
- Arus rangkaian relatif tinggi dan impedansi keluaran rendah dengan hasil bahwa kapasitansi keluaran dapat diisi dan dikosongkan dengan cepat.
Gambar Grafik Perbandingan Frekuensi Input dengan Input Amplitude pada ECL
Gambar Karakteristik Input/Output Pada ECL
Gambar Karakteristik Input/Output Pada ECL
Ada banyak fitur yang dimiliki oleh perangkat keluarga ECL selain dari karakteristik kecepatan tinggi yang dimiliki yang membuatnya menarik untuk banyak aplikasi berkinerja tinggi lainnya. Di antaranya adalah sebagai berikut:
- Perangkat keluarga ECL menghasilkan output yang benar dan saling melengkapi dari fungsi yang dimaksudsecara bersamaan di output tanpa menggunakan inverter eksternal. Ini pada gilirannya mengurangi paket menghitung, mengurangi kebutuhan daya dan juga meminimalkan masalah yang timbul dari keterlambatan waktu ituakan disebabkan oleh inverter eksternal.
- Struktur gerbang ECL secara inheren memiliki impedansi input tinggi dan impedansi output rendah, yaitu sangat kondusif untuk mencapai kapasitas kipas dan drive yang besar.
- Perangkat ECL dengan output emitor terbuka memungkinkan mereka memiliki kemampuan drive saluran transmisi. Itu output cocok dengan impedansi saluran apa pun. Juga, tidak adanya resistor pull-down menghemat daya.
- Perangkat ECL menghasilkan aliran arus yang hampir konstan pada catu daya, yang menyederhanakan daya desain pasokan.
- Karena desain penguat diferensial, perangkat ECL menawarkan fleksibilitas kinerja yang luas, yang memungkinkan sirkuit ECL digunakan sebagai sirkuit linier dan digital.
- Penghentian input yang tidak digunakan mudah. Resistor sekitar 50 k memungkinkan input yang tidak digunakan tetap tidak terhubung.
Gambar Rangkaian ECL pada Proteus
Inti rangkaian pada dasarnya terdiri dari sebuah rangkaian input differential amplifier dengan satu sisi sepasang diferensial memiliki beberapa transistor tergantung pada jumlah input ke gerbang, - kompensasi bias network, tegangan dan suhu, dan keluaran emitter follower. Nilai khas dari tegangan suplai adalah VCC = 0 dan VEE = −5.2 V. Level logika nominal adalah logika RENDAH = logika ‘0’ = −1.75 V dan logika TINGGI = logika ‘1’ = −0.9 V, dengan asumsi sistem logika positif.
Bias network dikonfigurasi di sekitar transistor Q6 menghasilkan tegangan −1,29 V pada terminal emitter nya. Ini mengarah ke tegangan -2.09 V di semua hubungan terminal emitter dari berbagai transistor dalam differential amplifier, dengan asumsi 0,8 V menjadi tegangan forward-bias sambungan P – N. Sekarang, mari kita asumsikan bahwa semua input dalam keadaan logika ‘0’, yaitu tegangan pada pangkalan terminal dari berbagai transistor input adalah -1,75 V. Ini berarti bahwa transistor Q1, Q2, Q3 dan Q4 akan tetap berada dalam cut-off karena sambungan basis-emitternya tidak forward-bias. Ini membuat kita mengatakan bahwa transistor Q7 sedang conduct sehingga menghasilkan output logika '0', dan transistor Q8 dalam cut-off, menghasilkan output logika '1'.
Pada langkah berikutnya, mari kita lihat apa yang terjadi jika ada satu atau semua input didorong ke status logika '1', yaitu, tegangan nominal −0.9 V diberikan pada input. Tegangan diferensial basis-emitter transistor Q1 – Q4 melebihi ambang batas forward-bias yang dibutuhkan dengan begitu transistor conduct. Hal ini menyebabkan peningkatan tegangan pada terminal common-emitter yang menjadi sekitar -1.7 V sehingga terminal common-emitter sekarang 0,8 V lebih negatif daripada tegangan terminal basis. Melalui kenaikan tegangan terminal common-emitter, tegangan diferensial base-emitter dari Q5 menjadi 0,31 V, mendorong Q5 untuk cut-off. Terminal emitor Q7 dan Q8 masing-masing menjadi logika ‘1’ dan logika ‘0’.
Jadi, rangkaian emitter coupled logic ini adalah gabungan dari gerbang logika OR dan gerbang logika NOR.
Skema Rangkaian Download
Video Simulasi Download
Datasheet ECL Download
Download Materi Download
File html Download
Video Simulasi Download
Datasheet ECL Download
Download Materi Download
File html Download
Tidak ada komentar:
Posting Komentar